MyFPGA Forum

标题: 摄像头采集数据传输 [打印本页]

作者: w_m 时间: 2010-8-11 21:34
标题: 摄像头采集数据传输
摄像头自带的例程里面是将数据在SDRAM里面缓存以后在送到VGA显示，我现在不用输出到VGA,而是想将数据直接通过片上FIFO传输到NIOS里面进行处理，不知道FIFO是要在顶层文件里面用verilog写还是在SOPC里面定制啊，请高手指导一下吧

作者: Steady_Chou 时间: 2010-8-11 21:48
是我的話我會將FIFO寫在頂層文件裡.. 摄像头先進FIFO再接到SOPC的Avalon Bus, 不過這樣你要寫一個FIFO連接到avalon bus的 SOPC component...

作者: Steady_Chou 时间: 2010-8-11 21:49
是我的話我會將FIFO寫在頂層文件裡.. 摄像头先進FIFO再接到SOPC的Avalon Bus, 不過這樣你要寫一個FIFO連接到avalon bus的 SOPC component...

作者: w_m 时间: 2010-8-12 08:45
回复 3# Steady_Chou

哦，这样啊，好，谢谢版主啦，是时候挑战我的verilog了，那FIFO用同步的还是异步的啊，如果用异步的话，两个时钟，一个是摄像头采集的时钟，那另一个应该设为什么时钟呢，就直接板子上的主时钟吗

作者: Steady_Chou 时间: 2010-8-12 11:14
這個情況要用非同步的FIFO, 也就是有兩個clock的
進來的影像資料進FIFO要用摄像头采集的时钟, 另一個就是Avalon Bus 的clock..
但是忽然想到會有一個問題就是當你的摄像头采集的影像輸入到FIFO比Avalon Bus讀取的快就會發生overflow.. FIFO會爆掉就會有問題了

所以我建議你用Multi-port SDRAM controller.. 一個Write Port給摄像头映像進來一個Read Port給avalon bus做讀取資料到NIOS CPU.. 以上是我的建議

作者: w_m 时间: 2010-8-12 20:10
回复 5# Steady_Chou

哦这样啊，那我先试试吧，或者把频率改小点，实在不行还是用SDRAM吧

作者: zz811237440 时间: 2010-8-12 23:01
Multi-port SDRAM controller 是什么核啊？我没用过有的话给我发一个谢谢

作者: jeff 时间: 2010-8-13 23:07
我有做過類似的東西你可以參考一下
基本上就是用非同步的fifo、dma及avalon bus上的自行撰寫的master做coordinator來達成
Multi-port SDRAM(其實sdram只有一個port利用fifo來達成分時多工，外部看起來就像多個port)
這裡有文件裡面有原理說明及可執行的程式碼，拿altera9.1的版本改應該是不會太難才是~
http://www.scribd.com/doc/13353357/-SOPC-

作者: huguangheng 时间: 2010-8-14 07:01
回复 8# jeff

网页打不开。。。。默默.....

作者: jeff 时间: 2010-8-14 10:23
本帖最后由 jeff 于 2010-8-14 10:25 编辑

試試下載這個

SOPC_Video_Framework.pdf (1.13 MB, 下载次数: 139)
source code
(1)update to altera 9.1 and using avalon bus naming with basic test case only http://webhd.xuite.net/_oops/jeff_tw/knm
(2)多圖層疊圖範例colorkey(altera9.1) http://webhd.xuite.net/_oops/jeff_tw/8bo
(3)uclinux fb demo only http://webhd.xuite.net/_oops/jeff_tw/5my
(4)多圖層疊圖alpha blending範例 http://webhd.xuite.net/_oops/jeff_tw/6xo

作者: yuanhuayong 时间: 2010-8-19 13:34
回复 10# jeff

这个工程移植过来，在switch confing那老是提示clock的问题，然后vga和lcm都没有显示，请问这是什么原因呢？有没有人在DE0上移植成功了的，移植过程中要注意写什么呢？

作者: jeff 时间: 2010-8-20 10:18
回复 11# yuanhuayong

你可以從
   (1)update to altera 9.1 and using avalon bus naming with basic test case only
這個版本修改，這是比較精簡的測試版本，而且naming都改好了ip應該可以直接用
   最好也使用altera9.1比較不會有問題
   我手邊只有de2所以只能提供這個版本~
希望有其它平台成功執行的也可以分享一下

作者: yuanhuayong 时间: 2010-8-29 22:03
回复 12# jeff

jeff你好，为什么我移植后，vga上面图像显示画面是向上移动的呢？SDRAM带宽为20 20 60 没有用lcm，这个问题怎么解决呢

作者: jeff 时间: 2010-9-2 10:08
回复 13# yuanhuayong

原程式輸入端是使用dc2 1/4 取樣32bpp(rgb各10bit) 所以input_fb的大小為640x512x4
vga的部也是使用32bpp(接到vga dac的時候會丟掉2bit)output_fb大小為640x480x4
vga與ccd的fb大小不同若設定錯誤有可能造成影像往上跑的狀況，
你試著確認一下你max_addr是否設定正確(dma搬到那個位置會回fb開頭再重搬)

作者: w_m 时间: 2010-9-12 12:22
回复 14# jeff [/b

为什么我下下来的压缩包打不开啊，而且只有118b，怎么回事啊

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/) Powered by Discuz! X3