MyFPGA Forum

标题: 关于顶层文件编译的问题 [打印本页]

作者: mangran    时间: 2010-8-8 15:10
标题: 关于顶层文件编译的问题
我设计了多个模块,然后用这些模块生成了一个顶层文件,但是对顶层文件进行编译时,得到的结果并不是所有模块占用资源的和,而是其中一个模块的资源,请问这是为什么?
作者: fengyechenjun    时间: 2010-8-24 21:37
我也遇到过类似的问题!期待答案!




欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/) Powered by Discuz! X3