MyFPGA Forum

标题: 关于Quartus编译的问题 [打印本页]

作者: mangran 时间: 2010-8-8 15:06
标题: 关于Quartus编译的问题
我设计了多个模块，然后用这些模块生成了一个顶层文件，但是对顶层文件进行编译时，得到的结果并不是所有模块占用资源的和，而是其中一个模块的资源，请问这是为设么？

作者: huguangheng 时间: 2010-8-9 09:45
回复 1# mangran

1.确定你的顶层文件被设置为了顶层文件
2.确定系统的输出依赖于每一个模块，不然quartus会默认把这些模块视为“多余”，然后忽略掉

作者: mangran 时间: 2010-8-16 17:26
能确定系统的输出依赖每个模块，从什么地方能显示顶层文件被设置为了顶层文件呢，现在又出现了新问题：编译成功后，每个模块的资源都有了，但是有些模块的部分单元的logic cells和dedicated logic Registers 变为了0。请版主指点一下。谢谢

作者: huguangheng 时间: 2010-8-16 22:07
回复 3# mangran

设了顶层之后，project navigator的hierarchy里就会显示hierarchy了。。。就是顶层和其他的层次

“每个模块资源都有了。。” 既然都有了。。就不是“变为了0”啊。。。。
还是确认一下我之前说的那些。。
实在不知道怎么回事，再把工程发我吧。。这种一般都是小问题。。

作者: mangran 时间: 2010-8-18 11:11
楼主麻烦你给我看一下，top为顶层文件，要实现显示器上出现棋盘格等功能，我用的开发板是DE2-70.我编译的结果是上传的图片。谢谢楼主了

jieguo.jpg (1.07 MB, 下载次数: 869)

img_vga100push.rar

192.94 KB, 下载次数: 6

工程文件

作者: huguangheng 时间: 2010-8-19 13:00
回复 5# mangran

出错注意看下warning

RGB的port，并没有和bh的输出相连，warning里有说，source has no drive
相连之后，一些之前被优化去掉的模块会被编译，可以在层次那看到资源
但是bh模块，还是没有，这个好像是因为你bh模块写得有问题。v=r&g&b。。。。好像不是这样吧。。

作者: mangran 时间: 2010-8-19 14:49
我将bh单独编译、波形仿真都没问题，不知道怎么和r、g、b连接上再编译就missing source

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)