MyFPGA Forum
标题:
求教!DE0开发板的SDRAM和FLASH在NIOSII中的设置
[打印本页]
作者:
hawkddg51
时间:
2010-8-2 20:38
标题:
求教!DE0开发板的SDRAM和FLASH在NIOSII中的设置
在NIOSII中设置SDRAM时,第二个选项卡Timing中的各项根据A3V64S40ETP芯片因该怎么设置呀?
我只查到第一项CAS latency cycle 根据数据手册是可编程设置为2或3,其余几项为:
Initialization refresh cycle:
Issue one refresh command every:
Delay after powerup,before initialization:
Duration of refresh command(t_rtc):
Duration of precharge command(t_rcd):
Access time(t_ac):
Write recovery time(t_wr,no auto precharge):
这几项的数值怎么设定呀,请大家多多指教,多谢1
SDRAM.JPG
(55.2 KB, 下载次数: 482)
下载附件
保存到相册
2010-8-2 20:28 上传
FLASH.JPG
(49.7 KB, 下载次数: 458)
下载附件
保存到相册
2010-8-2 20:28 上传
作者:
wzl900813
时间:
2010-8-7 15:12
我们马上也就要做到这里来了,LZ知道怎么设置之后记得同样也发一份帖子啊!
作者:
fengyechenjun
时间:
2010-8-10 22:47
知道了的大侠,发出来大家参考参考呀!
作者:
dysyase
时间:
2010-12-12 15:07
查過~CD中的DATASHEET~
latency cycle可以支援到3
initializaiton refresh cycles 應該要用8
其餘沒有改動~如有錯誤可以去察看看多少比較好~
作者:
pplin2002
时间:
2011-1-11 14:55
查datasheet,
欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)
Powered by Discuz! X3