MyFPGA Forum

标题: 有没有人用Verilog语言做SDRAM的啊，该如何测试呢？ [打印本页]

作者: xiaojun5123 时间: 2010-7-17 15:36
标题: 有没有人用Verilog语言做SDRAM的啊，该如何测试呢？

此为NIOS 对用Verilog语言做的SDRAM的测试图，
有些端口不知道怎么去连接，是否悬空就行？
可以提供一个测试方案吗，刚做这个，还不会怎么去验证它。。。

sdram_0.rar (4.01 KB, 下载次数: 26)

这个是所用的代码

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)