MyFPGA Forum

标题: NIOS中UART与SDRAM并存的问题 [打印本页]

作者: andylei 时间: 2010-1-29 10:42
标题: NIOS中UART与SDRAM并存的问题
发现一问题：UART通讯时的输入频率是50Mhz,但是SDRAM是用的75Mhz，都在一个CPU上的话，怎么设置啊？

作者: bigcat 时间: 2010-1-29 12:57
可以添加一个pll, 然后每个组件都可以选择clock.

作者: Steady_Chou 时间: 2010-1-29 17:08
应该用Clock Cross Bridge 做切换吧?

作者: huguangheng 时间: 2010-1-29 17:57
回复 1# andylei

异时钟设备，默认会添加握手信号，如果你对速度有要求，可以架桥
但是这里用不着，因为他们之间没有互联

作者: huguangheng 时间: 2010-1-30 12:23
应该这么说，因为是一个主设备对应2个不同时钟的从设备
这里不用考虑从设备之间的时钟，因为没互联
只用分别考虑CPU和两个从设备之间的互联
所以如果在CPU的时钟和其中任一从设备时钟不匹配时
再根据你吞吐量，资源功耗，和时序的要求来决定是
使用默认的握手机制，还是使用别的桥接方式

个人觉得，如果CPU和SDRAM是同一时钟的话，UART可以无视，直接用默认就行
如果U和UART是一时钟，比如说你希望核心时钟是50，那么你可以把SDRAM架个流水桥或之类

作者: andylei 时间: 2010-2-1 09:42
好的，谢谢大家了，大家太热情了，试试再说有问题再来问啊。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)