MyFPGA Forum

标题: niosii ＋ DMA [打印本页]

作者: bigcat 时间: 2010-1-28 14:21
标题: niosii ＋ DMA
题目的意思可能不太清楚。我的意思是我通过自己封装的IP要将数据直接DMA到SDRAM，而nios2程序也在同样的SDRAM中运行，也就是说4port sdram ip和niosii用的sdram ip如何综合在一块。我目前采用SGDMA来进行，但是感觉效果不是很理想。想听听大家意见。

作者: Steady_Chou 时间: 2010-1-28 15:53
本帖最后由 Steady_Chou 于 2010-1-28 15:59 编辑

如果要綜合在一起我的建議是:

把4port sdram ip整合進SOPC裡面，也就是說可以將4port sdram變成 4個avalon master port，
然後就可以各自透過avalon BUS來讀寫控制SOPC裡面的SDRAM Controller進而讀寫SDRAM的資料，

所以要先知道avalon bus 如何控制

作者: Steady_Chou 时间: 2010-1-28 16:00
這樣就不用透過NIOS做DMA，直接用RTL code來控制

作者: bigcat 时间: 2010-1-28 16:36
回复 3# Steady_Chou

关键是我要用到nios,要跑其他应用。但是DE0只有一片SDRAM。

作者: Steady_Chou 时间: 2010-1-28 19:03
回复 4# bigcat

其它应用不能用SRAM 或是 Flash吗??

作者: bigcat 时间: 2010-1-28 20:20
回复 5# Steady_Chou

DE0资源太少，没有SRAM。

作者: Steady_Chou 时间: 2010-1-28 20:30
哇真的没有SRAM.... 晕倒了

作者: huguangheng 时间: 2010-1-29 18:07
回复 1# bigcat

我个人觉得，如果不是软体部分和DMA数据流太冲突，或者DMA实时高流量的话，是否可以考虑软体在必要时协调一下，让出端口的总线占用时间。
如果对DMA的连续和实时要求很高的话，那我个人觉得就更不应该用sg_dma
至于4口，是个倍频SDRAM的方法，所以基础时钟下降了，吞吐量上没什么大的意义，只是端口更方便而已，所以看你的系统到底是要求吞吐还是希望有理想的接口
最后，DE0的偏外资源少的话，不知道片内能不能加点cache，缓解一下CPU对SDRAM的占用

主要不清楚你的细节要求哈

作者: WPZAC 时间: 2010-7-16 09:44
回复 2# Steady_Chou

请问，如何让NIOS读出SDRAM缓存的数据，然后进行下一步数据处理。谢谢，请指导下。

作者: yuanhuayong 时间: 2010-8-10 12:45
请问版主，我用SGDMA来做显示，但是一直没有现象，能否讲解下SGDMA相关知识或者上传一个成功的例子，那个DE1的例子中有问题，打开SOPC就报错在

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)