MyFPGA Forum

标题: lab5 part3 反应时间测试电路 [打印本页]

作者: yf.x 时间: 2010-6-8 14:04
标题: lab5 part3 反应时间测试电路
要求：
1. 按key0复位。

2.复位后一段时间，ledr0亮，4位bcd计数器开始计数，计数脉冲为ms。从复位到ledr0亮之间的时间用sw7-0以s为单位设置。

3.被测试的人看到ledr0亮时，按key3，ledr0灭，bcd计数停止，其值显示在hex2-0.

我的理解：

除了分频（由50Mhz产生1hz和1khz）部分，还需要用到2个计数器，一个是4-digit bcd计数器counter_bcd，一个是以s为计数脉冲的计数（输出为8bit，或则就是一个8-bit的计数器counter_8b）。

key0按下，触发counter_bcd和counter_8b复位。然后key0弹起，counter_8b开始计数，当其输出=SW7-0时，ledr0=1，counter_bcd计数使能，再按下key3，ledr=0，counter_bcd计数不使能。

以上理解不知是否正确。请指教。

作者: yf.x 时间: 2010-6-8 14:32
上述想法有个问题：

当counter_8b的计数输出=sw7-0时，也就1s的过程，如何保持counter_bcd的使能一直为1.

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)