MyFPGA Forum

标题: 关于DE2_70_TV中Sdram_Control_4Port的问题 [打印本页]

作者: lengyuye020202 时间: 2009-8-19 10:43
标题: 关于DE2_70_TV中Sdram_Control_4Port的问题
各位好，我是新接触DE2_70的新手，其中关于例程DE2_70_TV中Sdram_Control_4Porn的
Sdram_Params源码如下：
// Address Space Parameters

`define ROWSTART       8
`define ROWSIZE       12
`define COLSTART       0
`define COLSIZE       8
`define BANKSTART    20
`define BANKSIZE       2

// Address and Data Bus Sizes

`define  ASIZE          23    // total address width of the SDRAM
`define  DSIZE          16    // Width of data bus to SDRAMS

//parameter INIT_PER = 100; // For Simulation

// Controller Parameter
//////////// 133 MHz ///////////////
/*
parameter INIT_PER = 32000;
parameter REF_PER = 1536;
parameter SC_CL = 3;
parameter SC_RCD = 3;
parameter SC_RRD = 7;
parameter SC_PM = 1;
parameter SC_BL = 1;
*/
///////////////////////////////////////
//////////// 100 MHz ///////////////
parameter INIT_PER = 24000;
parameter REF_PER = 1024;
parameter SC_CL = 3;
parameter SC_RCD = 3;
parameter SC_RRD = 7;
parameter SC_PM = 1;
parameter SC_BL = 1;
///////////////////////////////////////
//////////// 50 MHz ///////////////
/*
parameter INIT_PER = 12000;
parameter REF_PER = 512;
parameter SC_CL = 3;
parameter SC_RCD = 3;
parameter SC_RRD = 7;
parameter SC_PM = 1;
parameter SC_BL = 1;
*/
///////////////////////////////////////

// SDRAM Parameter
parameter SDR_BL = (SC_PM == 1)? 3'b111 :
(SC_BL == 1)? 3'b000 :
(SC_BL == 2)? 3'b001 :
(SC_BL == 4)? 3'b010 :
3'b011 ;
parameter SDR_BT = 1'b0; // Sequential
// 1'b1: // Interteave
parameter SDR_CL = (SC_CL == 2)? 3'b10:
3'b11;

其中的 SC_CL
SC_RCD
SC_RRD
SC_PM
SC_BL
是什么样的信号？有什么用的？怎么设置初值？？？期盼各位大哥指点，小弟先谢谢.....

作者: mantuonuo 时间: 2009-8-20 16:13
我也想知道，哪位高手可帮忙解答？
另外这个Sdram_Control_4Port能控制DE1板载的Sdram吗？

作者: lengyuye020202 时间: 2009-8-20 16:14
没人回答的？？？

作者: xlbian 时间: 2009-9-3 21:46
呵呵！可以到无双的博客上找找！！！

作者: lengyuye020202 时间: 2009-9-6 17:29
4# xlbian

无双的博客看过了。貌似没有，唉....

作者: Frank 时间: 2009-9-6 21:35
5# lengyuye020202

这几个参数与SDRAM的接口有关，是在调CAS，RAS...所拉的时间。
具体细节可以参考SDRAM的datasheet。

作者: lengyuye020202 时间: 2009-9-13 23:35

..............

作者: Pocahontas 时间: 2009-9-14 10:57
如同 Frank 所說.. 這部分是跟 SDRAM 的介面相關,
會先直接使用比較重要, 如果有問題, 再跟你分享使用心得~

作者: wushimin6 时间: 2010-9-18 21:57
怎么没人解决

作者: lhqsky 时间: 2011-7-23 23:40
手册上都有写

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)