MyFPGA Forum

标题: 關於DE2_70 PLL Clock問題 [打印本页]

作者: jovilin 时间: 2010-5-31 15:43
标题: 關於DE2_70 PLL Clock問題
想請教各位網友，是否知道PLL的範圍設定是否可以產生出要的頻率？
因為要驗證有關影像方面的問題，要利用DE2_70來連接Monitor來顯示，所以會用到VGA Port來連接。
我所需要的解析度最大要到1280x1024@60Hz，因為此解析度需要到Pixel Clock = 108MHz，
試了一下Cyclone II裡面的PLL，一直沒辦法找到合適的設定，也就是說沒辦法合成出108MHz，
難道需要用到DE2_70的EXT_CLK外接頻率來設計出此頻率？
希望有網友如果知道如何使用DE2_70 Internal 50MHz/28MHz來用在PLL合成出108MHz，煩請指導一下，非常感謝。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)