MyFPGA Forum

标题: 【FAQ】Critical Warming Use the Reset Release IP in Agilex 5 designs [打印本页]

---

作者: Doreen    时间: 6 小时前
标题: 【FAQ】Critical Warming Use the Reset Release IP in Agilex 5 designs
Q: DE25-Standard 工程编译的时候遇到提示：

Critical Warming：Use the Reset Release IP in Agilex 5 designs to ensure a successful configuration. For more information about the Reset Release IP, refer to the Configuration User Guide.

A: 该警告是提到要添加Reset Release IP ，该IP的核心作用是在FPGA芯片完全配置完成并进入“用户模式”之前，将整个用户设计强制保持在复位状态。具体可以参考友晶科技官方微信公众号文章 《Altera Reset Release IP 的介绍与使用举例》https://mp.weixin.qq.com/s/YMfKjDdavT4GfOwSUpdcug。

用户在自己产品的实际项目中，一定要加上此IP确保设计安全可靠。

---

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)

Powered by Discuz! X3