MyFPGA Forum

标题: 如何在FPGA中实现三态缓冲器？ [打印本页]

作者: wyzhou 时间: 2021-4-13 11:10
标题: 如何在FPGA中实现三态缓冲器？
本帖最后由 wyzhou 于 2021-4-13 11:35 编辑

Q: 如何在FPGA中实现三态逻辑电路（如下图tri-state buffer / Inverter）呢？

A：针对上面电路等效方程式为：Vo = ( Enable) ?~A: 1'bz ; 可以在FPGA中存在有2种实现这个电路功能的方式：
方式1：
用Verilog语句 Vo = ( Enable) ?~A: 1'bz ; 实现该硬件电路：
方式2：
上图电路功能类似器件74240 octal buffer:

因此，可以直接在Quartus Symbol工具里面直接调用 74240 即可：

更多信息，可以参考相关贴内容：https://www.cnblogs.com/DoreenLiu/p/14637800.html

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)