MyFPGA Forum

标题: 【DE10-Nano系列教程】工具篇(四)--Signal Tap Logic Analyzer使用 [打印本页]

作者: BOB_Sun 时间: 2020-7-20 14:22
标题: 【DE10-Nano系列教程】工具篇(四)--Signal Tap Logic Analyzer使用
本帖最后由 BOB_Sun 于 2020-7-20 17:45 编辑

一、概述

概述.jpg (78.64 KB, 下载次数: 47)

作者: BOB_Sun 时间: 2020-7-20 17:47
本帖最后由 BOB_Sun 于 2020-7-20 17:57 编辑

二、在设计中嵌入Signal Tap Logic Analyzer
要使用Signal Tap Logic Analyzer对设计进行调试，需要执行几个任务来添加、配置和运行Signal TapLogic Analyzer。如下图所示为Signal Tap Logic Analyzer任务流程图。

2.1 创建.stp文件

2.2 设置.stp文件采集时钟

2.3 在.stp文件中配置信号结点

2.4 分配数据信号

2.5 Signal Tap Logic Analyzer触发设置

2.6 指定采样点数及触发位置

2.7 重新编译嵌入.stp文件的Quartus工程

2.8 使用Signal Tap Logic Analyzer进行编程调试

2.9 查看Signal Tap Logic Analyzer调试波形

任务流程图.jpg (63.33 KB, 下载次数: 47)

创建stp文件2.jpg (167.75 KB, 下载次数: 45)

创建stp文件1.jpg (78.74 KB, 下载次数: 43)

设置stp文件采集时钟2.jpg (193.61 KB, 下载次数: 42)

设置stp文件采集时钟1.jpg (25.4 KB, 下载次数: 48)

编程调试2.jpg (96.33 KB, 下载次数: 48)

编程调试1.jpg (20.21 KB, 下载次数: 41)

编译Quartus工程.jpg (58.19 KB, 下载次数: 45)

指定采样点数及触发位置.jpg (137.13 KB, 下载次数: 46)

触发设置.jpg (160.56 KB, 下载次数: 49)

分配数据信号.jpg (186.25 KB, 下载次数: 45)

配置信号节点.jpg (35.41 KB, 下载次数: 47)

调试波形.jpg (93.13 KB, 下载次数: 47)

作者: BOB_Sun 时间: 2020-7-20 17:59
本帖最后由 BOB_Sun 于 2020-7-20 18:01 编辑

三、调试设计示例
本章以DE10-Nano系列课程中的全加器full_adder工程设计为例，演示使用Signal Tap Logic Analyzer调试。
注：在开始调试之前，读者需要参考加法器实验教程，完成全加器的实验设计任务。
打开Quartus软件软件，依次点击工具栏的File-->Open Project打开D:/DE10-Nano/adder/full_adder工程，如下图3.1所示。

调试设计示例4.jpg (261.99 KB, 下载次数: 49)

调试设计示例3.jpg (340.33 KB, 下载次数: 48)

调试设计示例2.jpg (284.03 KB, 下载次数: 45)

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)