MyFPGA Forum

标题: 【DE10-Nano系列教程】FPGA篇(四)--复用器 [打印本页]
作者: BOB_Sun    时间: 2020-7-15 17:38
标题: 【DE10-Nano系列教程】FPGA篇(四)--复用器
本帖最后由 BOB_Sun 于 2020-7-30 17:10 编辑

本帖为友晶科技原创帖，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。如需要完整文档或转载帖子，请联系myfpga@terasic.com.cn。

一、概述

概述.jpg (31.22 KB, 下载次数: 47)

概述.jpg
作者: BOB_Sun    时间: 2020-7-15 17:38
二、设备
1. 硬件
（注：Terasic DE10-Nano 是一款基于 Intel® Cyclone V SoC FPGA 的开发套件，为开发者提供了灵活的可重构硬件设计平台。如需了解该套件的详情，请访问 Terasic DE10-Nano 官网。）
2. 软件

作者: BOB_Sun    时间: 2020-7-15 17:47
本帖最后由 BOB_Sun 于 2020-7-16 13:47 编辑

三、设计思路

设计思路.jpg (110.34 KB, 下载次数: 46)

设计思路.jpg
作者: BOB_Sun    时间: 2020-7-15 17:48
本帖最后由 BOB_Sun 于 2020-7-16 13:52 编辑

三、操作步骤
4.1创建Quartus工程

4.2 创建 Verilog 模块
在MUX_2to1.v文件的REG/WIRE declarations空白处填写信号类型声明语句；在Structural coding空白处填写逻辑功能定义语句，完整代码如下所示：
  1. module MUX_2to1(

  3.         //////////// LED //////////
  4.     output                     [7:0]                LED,   //输出端口

  6.         //////////// SW //////////
  7.     input                      [3:0]                SW     //输入端口
  8. );

  10. //=======================================================
  11. //  REG/WIRE declarations
  12. //=======================================================
复制代码
  1. //=======================================================
  2. //  Structural coding
  3. //=======================================================
复制代码
  1. [code]assign x = SW[0];        //将SW[0]的逻辑输入值赋给x
  2.     assign y = SW[1];        //将SW[1]的逻辑输入值赋给y
  3.     assign s = SW[2];        //将SW[2]的逻辑输入值赋给s

  5.     assign m = (~s & x) | (s & y);   //将逻辑表达式的值赋给m

  7.     assign LED[0] = x;      //LED[0]显示数据输入x的值
  8.     assign LED[1] = y;      //LED[1]显示数据输入y的值
  9.     assign LED[2] = s;      //LED[2]显示地址输入s的值
  10.     assign LED[3] = m;      //LED[3]显示选择输出m的值
  11.     assign LED[7:4] = 4'b0;    //未使用的4个LED赋值为0

  13. endmodule
复制代码
[/code]

4.3 Verilog 代码综合

4.4 全编译工程

4.5 对 FPGA 编程

4.6 运行结果

运行结果.jpg (72.14 KB, 下载次数: 46)

运行结果.jpg

对FPGA进行编程3.jpg (183.7 KB, 下载次数: 47)

对FPGA进行编程3.jpg

对FPGA进行编程2.jpg (78.34 KB, 下载次数: 45)

对FPGA进行编程2.jpg

对FPGA进行编程1.jpg (127.7 KB, 下载次数: 47)

对FPGA进行编程1.jpg

全编译工程.jpg (204.89 KB, 下载次数: 49)

全编译工程.jpg

Verilog代码综合.jpg (124.25 KB, 下载次数: 50)

Verilog代码综合.jpg

创建Verilog模块.jpg (29.11 KB, 下载次数: 45)

创建Verilog模块.jpg

创建Quartus软件工程2.jpg (110.46 KB, 下载次数: 51)

创建Quartus软件工程2.jpg

创建Quartus软件工程1.jpg (79.41 KB, 下载次数: 47)

创建Quartus软件工程1.jpg
作者: BOB_Sun    时间: 2020-7-15 17:50
本帖最后由 BOB_Sun 于 2020-7-16 13:55 编辑

五、回顾与拓展

回顾和拓展.jpg (22.06 KB, 下载次数: 50)

回顾和拓展.jpg
作者: BOB_Sun    时间: 2020-7-15 17:51
本帖最后由 BOB_Sun 于 2020-7-30 17:10 编辑

附录
1. 修订历史
版本 时间 修改记录
V1.0 2020.07.01初始版本


2. 版权声明
本文档为友晶科技自主编写的原创文档，未经许可，不得以任何方式复制或者抄袭本文档之部分或者全部内容。
版权所有，侵权必究。

3. 获取帮助
如遇到任何问题，可通过以下方式获取帮助：
（1）本帖下方直接留言。
（2）联系myfpga@terasic.com.cn
（3)关注微信服务号：
作者: yishion    时间: 2024-11-11 17:26
1111111111111111111111111111111111111111111111111学习
作者: ToryYin    时间: 2025-1-5 15:51
好好好！太好了！超级好！
作者: xyyy    时间: 2025-1-13 19:43
太有用啦！



欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/) Powered by Discuz! X3