MyFPGA Forum

标题: 【FAQ】板载的两个Si5340时钟发生器产生的时钟范围是多少？ [打印本页]

作者: Mandy01 时间: 2020-6-23 09:07
标题: 【FAQ】板载的两个Si5340时钟发生器产生的时钟范围是多少？
Q: DE5a-Net-DDR4 开发板上的两个Si5340时钟发生器可以产生的时钟范围是多少呢？应该如何配置来产生自己所需的时钟呢？

A: DE5a-Net-DDR4 开发板上的两个Si5340时钟发生器可以为开发板上QSFP, QDRII, DDR4 及 PCIe等接口提供频率可调节的参考时钟，频率范围在100Hz ~ 712.5Mhz之间。

为了方便客户建立工程，Terasic给用户提供了System Builder工具，在System Builder预设了几组常用的时钟频率，您可以直接生成进行使用（如下图）如果预设值不是您所需的频率，您还可以通过ClockBuider Pro软件来生成自己所需的频率值。详细配置方法，可以参考DE5a-Net-DDR4 User Manual。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)