MyFPGA Forum

标题: 【FAQ】DCC外部时钟输入范围 [打印本页]

作者: BOB_Sun 时间: 2020-6-19 15:19
标题: 【FAQ】DCC外部时钟输入范围
Q: DCC外部时钟输入范围？

A: 单端的外部时钟接入范围在。
差分外部时钟，如果做采样时钟，不能超过，如果接入FPGA做其他时钟信号，范围在1M到所选FPGA本身的最大限制。
PS：一般建议用户可以直接用FPGA PLL 出来的clock 就可以了，更简单。

作者: fpgafpgafpga 时间: 2025-3-4 09:42
佬，想看这个

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)