MyFPGA Forum

标题: 如何设计基于DE2的开源片上系统Freedom E310移植？ [打印本页]
作者: BOB_Sun    时间: 2020-6-16 17:46
标题: 如何设计基于DE2的开源片上系统Freedom E310移植？
本帖最后由 BOB_Sun 于 2020-6-16 17:57 编辑


        引言：伯克利大学于2014年发布了开源指令集架构RISC-V，其目标是成为指令集架构领域的Linux，应用覆盖IoT(Internet of Things)设备、桌面计算机、高性能计算机等众多领域[1]。RISC-V自发布以来受到多方关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC(System on Chip)采用RISC-V架构，其中Rocket-Chip就是由伯克利大学发布的基于RISC-V的可配置SoC，通过配置不同的参数可以得到不同性能、应用不同场合的SoC。RISC-V的迅速发展还激励其设计人员成立了SiFive公司，专注于定制化SoC设计，其产品线包括如下：
        (1)开源处理器核Coreplex IP系列
        包括Coreplex U、Coreplex E两个系列。其中Coreplex U系列目前有U5 Coreplex子系列，其是64位RISC-V架构处理器，支持多核、多级缓存、硬件支持的单精度与双精度浮点运算;Coreplex E系列目前有E3 Coreplex子系列，其是32位的RISC-V架构处理器，依据应用环境可配置支持RV32E、乘法、除法、浮点运算等，目标是低功耗的嵌入式控制器。
        (2)开源SoC Freedom系列
        包括Freedom Unleashed、Freedom Everywhere两个系列。其中Freedom Unleashed系列是基于U5 Coreplex的SoC，包括U500子系列，其外设控制器包括DDR3/DDR4 DRAM 控制器、PCIe 3.0控制器、1Gb Ethernet控制器、USB 3.0控制器等，支持Unix等多种操作系统;Freedom Everywhere系列是基于E3 Coreplex的SoC，包括E300子系列，其具有片上debug单元、平台级中断控制器等，支持FreeRTOS等多种操作系统。
        (3)Freedom E310
        Freedom E310是Freedom Everywhere的子系列E300的一个流片实例，目标应用场合是微控制器、IoT、可穿戴设备等，其处理器核是E3 Coreplex子系列的一个实例——E31，支持RV32IMAC指令集。其采用180nm工艺成功流片，主频可以达到320MHz以上。
        (4)开源开发板HiFive1
HiFive1是第一款采用Freedom E310作为核心控制芯片的Arduino兼容开发板。作为深度开源的代表，其微控制器对应的RTL代码、电路图设计文件、PCB设计文件等完全开源。
SiFive给出的Freedom E310的RTL代码，目前仅支持Xilinx的Arty开发平台，本文在简单介绍Freedom E310的基础上，给出了将其移植到Altera的DE2开发平台的详细步骤。

1 Freedom E310介绍
1.1 Freedom E310的结构设计
        Freedom E310的结构设计如图1所示。处于核心的是单发射、顺序执行处理器E31，支持RV32IMAC指令集，具有16K的指令缓存，16K的数据SRAM。
                             图1 Freedom E310的结构设计
Freedom E310有多个外设，通过TIleLink互连总线将这多个外设连接到处理器。主要外设包括：





1.2 地址映射
        Freedom E310的地址映射如表1所示。本文移植过程中使用到的主要有复位入口地址、ROM、GPIO。复位入口地址是Freedom E310启动后首先执行的指令，一般是一条转移指令。
1.3 Chisel语言
        Freedom E310的大部分代码是采用Chisel(ConstrucTIng Hardware in an Scala Embedded Language)编写的，这也是伯克利大学设计的一种开源的硬件编程语言，是Scala语言的领域特定应用，可以充分利用Scala的优势，将面向对象(object orientaTIon)、函数式编程(funcTIonal programming)、类型参数化(parameterized types)、类型推断(type inference)等概念引入硬件编程语言，从而提供更加强大的硬件开发能力[4]。Chisel除了开源之外，还有一个优势就是使用Chisel编写的硬件电路，可以通过编译得到对应的Verilog设计，还可以得到对应的C++模拟器。本文在移植的过程中，由于Altera的QuartusII综合工具不支持Chisel，所以需要首先得到Freedom E310对应的Verilog HDL代码，然后才可以综合。

2 启动过程分析及bootrom设计
        Freedom E310是可配置的SoC，可配置ROM、OTP、QSPI，依据其配置情况，有不同的启动过程，默认的启动过程是，从ROM处(0x0000_1000)开始执行，ROM处一般存储一条转移指令，转移到OTP，或者QSPI。Altera的DE2开发平台没有QSPI接口的flash，所以只能转移到OTP，为了进一步简化移植验证难度，本文并不使用OTP，而是在0x0000_1000处存储了一条转移指令，该转移指令转移到ROM中的另一处地址继续执行。ROM中的代码就是bootrom，其主要内容如下。

        上述bootrom的代码在启动后转移到标记1处，开始配置GPIO，使其GPIO0为输出口，然后通过该接口送出一个高电平，等待一段时间后，在送出一个低电平，循环执行该过程。如果GPIO0连接到LED，将会发现该LED不停的点亮、熄灭。

3 基于DE2的开源片上系统Freedom E310移植
3.1 实验环境
        本文的实验平台是Ubuntu14.04，在Github上clone下列项目的代码：Rocket-chip、Freedom、Freedom-e-sdk。编译Rocket_chip的代码，得到对应的GCC工具。
3.2 编译bootrom
3.3 生成Freedom E310对应的Verilog HDL文件
        使用如下语句可以编译得到Freedom E310对应的Verilog HDL文件。
        make -f Makefile.e300artydevkit verilog
        生成的Verilog HDL文件位于builds/e300artydevkit/路径下，文件名是sifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v，并且其ROM的内容就是bootrom.img的内容。
3.4 建立QuartusII工程
        建立QuartusII工程，添加如下文件到该工程，其中system是顶层模块。
        freedomfpgae300artydevkitsrcsystem.v
        freedomsifive-blocksvsrcSRLatch.v
        freedomrocket-chipvsrcAsyncResetReg.v
        freedomrocket-chipvsrcDebugTransportModuleJtag.v
        Freedombuildse300artydevkitsifive.freedom.everywhere.e300artydevkit.E300ArtyDevKitConfig.v
3.5 修改system.v
        System是顶层模块，其中例化了Freedom E310，但是system中使用了许多Xilinx平台的IP，需要进行针对Altera平台的修改。
3.5.1 修改mmcm
3.5.2 修改sys_reset
        sys_reset模块使用的是Xilinx的proc_sys_reset IP，其作用是生成复位信号，可以使用下列代码代替。
3.5.3 修改IOBUF
        system.v中使用了大量的Xilinx IOBUF原语，IOBUF是单端双向缓冲器，由IBUF、OBUFT两个基本组件组成，当I/O端口为高阻时，其输出端口O为不定态，其输入输出真值表如表2所示。
        依据上述真值表，假设有如下IOBUF例化。
依据上述方法替换system.v中所有的IOBUF例化。
3.6 引脚设定
        参考bootrom的功能，本文使用到了复位、时钟、GPIO0、SRST_N等几个端口，其在DE2平台的映射如图3所示。
3.7 编译下载
        经过上述修改后，在QuartusII中编译下载，保持SW0为高电平输入，SW1为低电平输出，就可以观察到GLED0灯不停的点亮、熄灭。说明Freedom E310运行正常。资源占用情况如图4所示。
结语
        Freedom E310是第一款基于RISC-V指令集架构的开源商业SoC，具有丰富的外设，满足多种应用场景，并且具有可配置的特性，适合根据应用进行裁剪，本文给出了将Freedom E310移植到Altera DE2开发平台的步骤，对于其他计划使用Freedom E310的用户具有一定的借鉴意义。
参考文献
[1]Waterman， A. et al. The RISC-V Instruction Set Manual， Volume I： User-Level ISA， Version 2.1[S]， 2016
[2]SiFive， Inc. SiFive E3 Coreplex Series Manual， Version1.2[S]， 2016
[3]SiFive， Inc. SiFive FE310-G000 Manual， Version1.0.1[S]， 2016
[4]Chisel 2.2 Tutorial[EB/OL]。 https://chisel.eecs.berkeley.edu/2.2.0/chisel-tutorial. 2016-10
作者简介：
雷思磊：通信公司工程师，研究方向为处理器架构，嵌入式处理器应用等
转自：https://www.21ic.com/embed/hardware/processor/201706/46608.html



欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/) Powered by Discuz! X3