MyFPGA Forum

标题: 【原创】面向5G的FPGA加速卡，这两款不可不看！ [打印本页]

作者: BOB_Sun 时间: 2020-6-15 16:58
标题: 【原创】面向5G的FPGA加速卡，这两款不可不看！
本帖最后由 BOB_Sun 于 2020-6-15 17:00 编辑

2020年注定是不平凡的一年。这场在全国乃至全世界蔓延的疫情，不仅改变着我们的生活方式和观念，也催化着产业新格局的加速形成。就像我们在这次抗击疫情的过程中所看到的，从医疗影像诊断、无接触配送到口罩智能制造、防疫政策制定等，5G、人工智能、边缘计算和物联网等转折性技术加速突破和融合。在这些技术和市场力量的驱动下，无线和蜂窝服务呈大幅增长趋势，这使得移动服务运营商构建高度可用的智能“新基建”迫在眉睫。
智能“新基建”以信息网络为基础，以5G为重要支撑。截至 3 月底，中国已经建成 5G 基站 19.8 万个。有分析认为，中国将建成全球规模最大、覆盖最广也最为领先的 5G 网络。这样的进展令人欣喜，但我们也应该认识到，5G 建设不仅要靠投资驱动，更关键的是以网络转型推动技术创新和应用。只有加速从核心到边缘的网络云化转型，构建开放、智能、灵活的新一代云网融合基础设施，才能释放 5G 的真正潜力。

在Intel® 为客户提供的5G基站的FlexRAN 平台解决方案和相关设计资源中，对于不同的5G应用硬件平台，Intel提供了不同的比特流（bitstream), 其中就包括Terasic DE5a-Net-DDR4及Terasic TR10a-HL FPGA硬件平台。这些FPGA硬件平台与CPU协同工作，客户可以充分利用FPGA更多的处理单元、大容量、高带宽、低延迟、可编程性和灵活性等优势，智能地将工作进行分流，将原本全部需要在CPU端进行处理的工作转移到FPGA端，减轻CPU的工作负荷便于其能有更多带宽处理其他重要的数据，实现更多功能。

FPGA硬件平台是如何在5G应用中发挥其强有力的优势的呢？FPGA开发板需要通过PCIe接口与CPU主机进行硬件互联，这样CPU和FPGA便可以通过总线来实现数据信息的交互；TR10a-HL和DE5a-Net-DDR4开发板通过高带宽的40G QSFP+模块可用于接收光纤信号，最重要的一点是FPGA芯片会利用其丰富的处理单元对接收到的光纤信号进行高效的处理，由板载的大容量内存进行数据的存储，并传输到CPU中，这样就可以不用直接在CPU中处理数据了，以此让CPU可以有更多带宽实现其他更为重要的应用。

Terasic TR10a-HL和DE5a-Net-DDR4开发套件均为需要高容量和带宽内存接口、超低延迟通信和高电源效率的设计提供了理想的硬件解决方案，TR10a-HL 和DE5a-NET-DDR4分别采用全高、半长和全高、3/4标准长的机械形状，满足最苛刻的高端应用程序设计需求，配备了顶级的Intel® Arria 10 FPGA芯片，为业界提供了最佳的系统级集成和灵活性。 Arria®10 GX FPGA集成了传输速度高达12.5 Gbps的收发器， TR10a-HL和DE5a-Net-DDR4开发板均完全兼容PCI Express 3.0标准，并支持四个超低延迟且直接连接到FPGA的外部40G QSFP+模块，不依赖外部物理层将加速网络应用程序的主流开发，使客户能够部署设计更广泛的高速连接应用。对于需要高容量、高速度内存和存储的设计，TR10a-HL提供了6个独立的 Bank的QDRII+ SRAM，一个高速并行闪存；DE5a-Net-DDR4提供了2个独立Bank的DDR4 SO-DIMM RAM，四个QDRII+SRAM，以及高速并行闪存。除了5G应用，这两款开发套件的特性还完全支持所有高强度的应用程序，如低延迟交易、云计算、高性能计算、数据采集、网络处理和信号处理。下面让我们一睹这两款开发板的结构吧！

智能的变革正在发生，为个人、企业和社会带来切实价值。智能“新基建”将催生更广泛、更深刻的智能变革，创造洞察终端用户需求的体验价值、突破行业标准的经济价值、应对突发公共事件的社会价值，并成为可持续发展的强劲动力，让流动、迅捷而无处不在的计算驱动的智能互联世界指日可待！

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)