MyFPGA Forum

标题: pll在11。0和9.0表现不同 [打印本页]

作者: simpleliu 时间: 2016-5-13 13:04
标题: pll在11。0和9.0表现不同
你好，我使用的芯片是ep3c16q240c8 。altpll's 输入时钟为12.8MHz,输出时钟为 24.576MHz.
当软件为Quartus 11.0,PLL 设置界面如下图：

实际的时钟显示为24.558，达不到24.576
用Quartus 9.0,同样的芯片和输入时钟，显示的实际时钟就是24.576

想问下，是否为软件问题》？另外就是，还是ep3c16q240c8 就是支不支持48/25这样的分频呢？
谢谢！！！

作者: BOB_Sun 时间: 2016-5-19 11:56
本帖最后由 BOB_Sun 于 2016-5-19 11:57 编辑

9.0 您只设置了 c0
但 11.0 上还设置了 c1.
c0,c1 因为要公用所以才无法同时满足。

您可以参考PLL架构：

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)