MyFPGA Forum

标题: 关于BLER中block大小 [打印本页]

作者: hhxxttxssunny 时间: 2015-7-2 09:39
标题: 关于BLER中block大小
我想请问一下论文中仿真的BLER中的block的大小是怎么定义的，即一个block包含多少比特，谢谢！

作者: mengmeng202 时间: 2015-7-13 11:58
你好，一个原始block可以设置为包含1000个比特。大赛PPT后面参数建议有写。

作者: anbaotong 时间: 2015-7-22 12:59
你好，你们的这个BLER（误块率）有门限要求吗？误码率和误块率怎么换算？一个块（1000bit)错几个算误块？

作者: mengmeng202 时间: 2015-7-23 10:36

anbaotong 发表于 2015-7-22 12:59
你好，你们的这个BLER（误块率）有门限要求吗？误码率和误块率怎么换算？一个块（1000bit)错几个算误块？ ...

当然是错一个就算误块啊

作者: yanzhxx 时间: 2015-7-24 08:52

mengmeng202 发表于 2015-7-13 11:58
你好，一个原始block可以设置为包含1000个比特。大赛PPT后面参数建议有写。

如果一个块的大小为1000比特的话，那仿真一条误块率曲线，仿10000个block，SNR从0 ；14db，那时间是不是得要三四天啊。能不能将块改小些呢？

作者: mengmeng202 时间: 2015-7-24 09:46

yanzhxx 发表于 2015-7-24 08:52
如果一个块的大小为1000比特的话，那仿真一条误块率曲线，仿10000个block，SNR从0 ；14db，那时间是不是 ...

AWGN下，前面一段BLER大的部分，你也可以不用跑那么多的block。另外，我记得大赛要求是跑BER，小于0.001就可以了。

作者: yanzhxx 时间: 2015-7-24 10:27

mengmeng202 发表于 2015-7-24 09:46
AWGN下，前面一段BLER大的部分，你也可以不用跑那么多的block。另外，我记得大赛要求是跑BER，小于0.001 ...

嗯，是的，因为我看论文里跑的是BLER，所以我也想跑BLER对比一下，看我写的算法对不对，另外您在论坛里说的在7.2db时的BLER接近10的负三次方。我放的结果好像是BER只比您的BLER仿真结果好一点点，所以我想知道您的Block大小有多少个比特，我也改一下看看性能比您的仿真结果差多少。谢谢！这是我仿的BER曲线

作者: mengmeng202 时间: 2015-7-24 11:07

yanzhxx 发表于 2015-7-24 10:27
嗯，是的，因为我看论文里跑的是BLER，所以我也想跑BLER对比一下，看我写的算法对不对，另外您在论坛里说 ...

你这个结果能跑成BLER看看吗？应该是比较合理的区间。SNR定义应该也是每个叠加后传输信号比上噪声吧，也就是直接用我们的码本。

作者: yanzhxx 时间: 2015-7-24 11:20
本帖最后由 yanzhxx 于 2015-7-24 11:21 编辑

mengmeng202 发表于 2015-7-24 11:07
你这个结果能跑成BLER看看吗？应该是比较合理的区间。SNR定义应该也是每个叠加后传输信号比上噪声吧，也 ...

嗯，我定义的SNR是叠加后的总信号功率和噪声功率的比值,不是单用户的SNR。那我block定义为1000个比特仿真BLER试一下。码本是用PPT里给的码本

作者: mengmeng202 时间: 2015-7-24 11:49

yanzhxx 发表于 2015-7-24 11:20
嗯，我定义的SNR是叠加后的总信号功率和噪声功率的比值,不是单用户的SNR。那我block定义为1000个比特仿真 ...

嗯，有结果更新一下我看看。

作者: 雪之梦 时间: 2015-7-26 10:24

yanzhxx 发表于 2015-7-24 10:27
嗯，是的，因为我看论文里跑的是BLER，所以我也想跑BLER对比一下，看我写的算法对不对，另外您在论坛里说 ...

嘿，能不能在6db~7db之间也仿一下呀？突变太大了10e-2到10e-4，不知具体在哪一点产生的突变

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)