MyFPGA Forum

标题: Polar code 译码仿真图和比赛给的有点差别 [打印本页]

作者: uestcdongjun 时间: 2015-6-27 12:12
标题: Polar code 译码仿真图和比赛给的有点差别
Polar code 译码仿真图和比赛给的有点差别

CJB%_%[1J03$6TQG2]TLU3D.png (30.64 KB, 下载次数: 618)

5000个快，每个块1024bit

02L5YDS)8E)Y6G6LMTTE%{H.png (85.29 KB, 下载次数: 630)

比赛给的参考图

作者: Chris 时间: 2015-6-29 14:12
看曲线的情况，SC译码（即L=1）的性能是正确的，而增加List size后性能提升不明显。仅从曲线上看，可能的原因有以下两个：

1. LZ应当是在译码最后没有使用CRC进行路径选择，即实现的是SCL译码，而非CA-SCL译码。

2. 路径度量的计算有误。

请LZ在检查以下相关代码，相信很快就能成功了。

作者: uestcdongjun 时间: 2015-6-29 14:28
找到了一些问题，但是与比赛给的还是有0.5db差距，即我们的L=2.L=4曲线和比赛给的有0.5db差距

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)