MyFPGA Forum

标题: 程序定点仿真问题？求老师和各位技术大神解答！！谢谢 [打印本页]

作者: 蛮顺 时间: 2015-6-23 20:26
标题: 程序定点仿真问题？求老师和各位技术大神解答！！谢谢
程序做定点仿真结果与浮点仿真结果相差大概0.3--0.5dB，L值越大结果相差越大，怎么解决？ LLR为8bit其中2位小数点，PM为13bit。

作者: Chris 时间: 2015-6-26 08:38
请问您做数值饱和了吗？这种量化方案我们是有实现的，L=16的时候性能损失也远远不到0.1dB。如果是SC的话，量化只需要5~6个比特就足够了。
建议固定译码器输入信号向量，将定点和浮点程序的中间数据做仔细对比。
PS：我们关注的FER区间在0.1~0.001之间。

作者: 蛮顺 时间: 2015-6-29 16:30
谢谢！我已经做到0.1dB以内了。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)