MyFPGA Forum

标题: 差分时钟和 io bank的相关问题 [打印本页]

作者: dljxcwangchao 时间: 2009-7-12 20:49
标题: 差分时钟和 io bank的相关问题
请问，怎么用altera的fpga产生差分时钟呢？
还有，我用的是ep3c25q240c8，每个bank的VCCio已经设为3.3V了，输出差分时钟的共模电压还能改变吗？
还有，VREF引脚是怎么使用的呢？

谢谢大家看帖，也欢迎讨论哈

作者: huguangheng 时间: 2009-7-12 21:20
LVDS收发器

作者: dwcc 时间: 2009-7-14 16:45
我的理解是不行，除非是像友晶科技的DE3用外部的方式來控制進入每個VCCIO的電壓。

另外不是很清楚您所謂的VREF是哪裡的接腳，得請您說明得再更詳細一些。

作者: dljxcwangchao 时间: 2009-7-14 21:44

我的理解是不行，除非是像友晶科技的DE3用外部的方式來控制進入每個VCCIO的電壓。

另外不是很清楚您所謂的VREF是哪裡的接腳，得請您說明得再更詳細一些。 ...
dwcc 发表于 2009-7-14 16:45

我说的VREF是指某些引脚的Optional Function，比如ep3c25q240c8的Pin 107.
据说当Vccio设为定值以后，还可以由它来设置io 电平，不知道是不是这样。
ps，我理解你说的de3的方式，他是用开关来切换VCCIO的電壓，是吧？

作者: dwcc 时间: 2009-12-25 15:57
這個有趣 ... 請問你是在哪看到據說Vref可以用來設置IO電平呢 ? 我也想來研究一下 ...

DE3喔 ... 這個我就不清楚了呢，不過我很肯定不是透過Vref的方式。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)