MyFPGA Forum

标题: 时钟电平问题 [打印本页]

作者: dljxcwangchao 时间: 2009-7-11 10:37
标题: 时钟电平问题
大家好，我用的片子是ep3c25q240c8,现在需要操作一片高速ad，他的时钟电平要求1.8v，但是我板子上的VCCio已经接成3.3v了。不知道同一个bank里那些专门的pll输出管脚能不能单独设置电平？

作者: dwcc 时间: 2009-7-14 16:40
沒聽說能夠這樣子單獨配置呢，可能要請您考慮其他的bank會比較快能解決問題喔。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)