MyFPGA Forum

标题: sobel掩膜同步问题 [打印本页]

作者: ronan123 时间: 2012-5-26 00:25
标题: sobel掩膜同步问题
各位前辈，本人最近在学习sobel方面的图像处理，有疑问，烦请答疑。
模块是
Sobel sobel0 (
  .iCLK(VGA_CTRL_CLK),
  .iRST_N(DLY_RST_2),
  .iDATA(mVGA_G),
  .iDVAL(Read),
  .iTHRESHOLD(8'h18),
  .oDATA(Filter_Out)
);

123
456
789
我的问题如下，33掩膜求的是中间5位置的处理值，也就是要传入640+640/2个像素才能使对应原始值流到5位置。我处理的是640*480的图像，我有疑问这个怎么保持同步，输入a像素，但是要到640+320个时钟（我的理解是这样）才能传到5位置，然后即时的输出怎么就是输入那个像素的处理值。不知道我的表述清楚吗？

希望前辈们指导。我使用是vga的显示，vga的时钟和sobel模块和sdram读模块的时钟是一样。我的平台是de2。说的有点乱。谢谢答复。

作者: DeeZeng 时间: 2012-6-19 20:55
http://www.cnblogs.com/oomusou/a ... e_detector_de2.html

不懂这个，刚好翻到真 OO无双的博客。不知道这个对你有用没

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)