MyFPGA Forum

标题: 關於DE2-70的SDRAM時脈設定 [打印本页]

作者: clack411 时间: 2011-11-14 16:04
标题: 關於DE2-70的SDRAM時脈設定
在sopc_bulide中我依照範例預設是100MHz 但由於要提升速度想提高時脈

我看DATASHEET 42S83200B-16160B  是可以吃 100 125 143 166 MHz的時脈

但由於PLL只能製造出 100  125 的所以我改用125的時脈

但提升之後可以正常編譯  但跑NIOS 後會出錯

所以想請問一下用過的人幫我看看是哪邊設定沒有更改到??

42S83200B-16160B.pdf

835.44 KB, 下载次数: 8

作者: tingtang 时间: 2011-11-14 20:19
有个PLL的时钟相移，时钟变快了，相移也要变，便多少我不知道，不过你可以看看50M,100M分别偏移多少，在估计一下120M的.

作者: clack411 时间: 2011-11-14 21:39
了改 ~ 等等來改看看希望有用

謝謝樓上的解惑

作者: lubyaz 时间: 2011-11-22 22:43
说的不错！默默的等待楼下回复了

作者: 693294195 时间: 2012-3-5 11:14
学习之，不错的一篇文章

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)