MyFPGA Forum

标题: SDRAM的读时钟以及Reset-delay的理解 [打印本页]

作者: motouhewo 时间: 2011-10-25 10:46
标题: SDRAM的读时钟以及Reset-delay的理解
买了友晶的D5M，最近在测试其中的SDRAM。
发现读时钟达到10多M时，sdram起始时刻会多读出三个0.但是在时钟降低一些，比如4M时，读出来的数据又是在正确的，这是为什么，请求高手回答，非常感谢。
还有就是Reset-delay这个复位程序为什么要这样写，为什么要延时这么久，有什么意思吗？

作者: liyongjie 时间: 2011-10-28 17:40
在还没开始写之前，要delay一段时间后，才能启动开始读，reset delay就是这个作用吧，只是照你说的估计效果不行啊，需要加大delay

作者: motouhewo 时间: 2011-10-31 20:45
回复 2# liyongjie

你好，这个你说的方法我试了，没有变化啊。不知道您还有什么办法吗？

作者: rfkgg 时间: 2011-11-6 11:51
哪个呦，发这么好的帖子，顶你

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)