MyFPGA Forum

标题: altera FIFO IP的使用 [打印本页]

作者: yqzhang 时间: 2011-9-30 15:01
标题: altera FIFO IP的使用
本帖最后由 yqzhang 于 2011-10-8 13:14 编辑

1. IP接口说明
module FIFO_CTRL (
      clock,       //FIFO所使用clock
      data,       //准备写进FIFO的数据
      rdreq,    //FIFO读取请求, 高有效
      wrreq,    //FIFO写入请求, 高有效
      empty,    //FIFO空标志，高有效
      full,          //FIFO满标志, 高有效
      q,          //准备读取FIFO的数据
      usedw); //FIFO中所存数据的数量,当FIFO进入的时候，会增加；当FIFO读取的时候，进减少

2.  DE0板子的FIFO测试code

DE0_FIFO.rar (210.14 KB, 下载次数: 52)

作者: tingtang 时间: 2011-10-8 12:55

什么都没有

作者: ccsy365 时间: 2011-11-3 00:33
已经下载了。。。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)