MyFPGA Forum

标题: Nios 写SRAM存储器请教 [打印本页]

作者: pplin2002 时间: 2011-4-20 10:43
标题: Nios 写SRAM存储器请教
SRAM控制器的idata, iaddress, iwr_en, ics信号使用avalon_memory_mapped接口。
Nios读写函数为IOWR_16Direct(...)
使用signalTap查看iwr_en和ics信号，发现：它们都是隔n个周期才来一次有效信号。
iwr_en: _|---|_________|---|__________|---|__________
clk : _|---|___|---|___|---|___|---|___|---|___,

我希望，iwr_en能连续的有效，不知问题出在哪？
还请各位大大不啬赐教！谢谢！

作者: huguangheng 时间: 2011-5-7 14:10
这个问题要完整地回答清楚不是一件容易事啊。。。。我想了半天都不知道从何与你说起。。。

你是想吞吐量增加么？

如果可以，就用stream，用DMA去访问，用fifo或者固定的时序来减少在cmd和data间延迟
如果就是要用CPU去访问，那么瓶颈显然是处理器的IO和memory的延迟共同造成的。前者只能靠指令或者线程级并行来隐藏存储器访问延迟，后者可以用cache或者简单的Buff来改善。。。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)