MyFPGA Forum

标题: DE2-70的SDRAM读写时序问题 [打印本页]

作者: tgnilu 时间: 2011-4-12 19:01
标题: DE2-70的SDRAM读写时序问题
开发板上有两块SDRAM芯片，数据口都是16位的，通过改写接口，将两块芯片拼成一个32位的。目前通过了几种方式的测试，验证了功能方面的正确性。我写了一个master接口，读写SDRAM。读SDRAM有两个状态：一是给地址、请求等信号寄存器赋值，二是等待waitrequest有效，读取总线上的数据。现在的问题是读SDRAM的周期（100MHZ）非常长：7个左右，不过读出来的数据是正确的。写SDRAM占用了三个状态，写周期是3个，这块没问题。所以，想请教各位，为什么读周期会这么长，有哪几方面的因素影响读操作，谢谢。

欢迎光临 MyFPGA Forum (http://www.myfpga.org/discuz/)