RAM_IP核 仿真，quartus ii （内置）
本帖最后由 wyzhou 于 2020-6-28 17:11 编辑最近都在用intel altera的板子。学学里面的RAM 的使用。
程序设计
1.首先是，一个计数器。循环计64个数。reg time_cnt;
always@(posedge clk or negedge rst)
if(!rst)
time_cnt<=0;
else if(cnt==6'd63)
time_cnt<=0;
else
time_cnt<=time_cnt+1'b1;
2.使用time_cnt 开始读和写的控制assign wren=(time_cnt<=6'd0&&time_cnt>=6'd31);
assign rden=(time_cnt<=6'd32&&time_cnt>=6'd63);3.然后开始32个地址循环 计数。（注意我用的clk 是negedge 有效）reg address;
always@(negedge clk or negedge rst)
if(!rst)
address<=0;
else if(address==5'd31)
address<=0;
else
address<=address+1'b1;
4.使用time_cnt 开始读和写的控制使能assign wren=(time_cnt<=6'd0&&time_cnt>=6'd31);
assign rden=(time_cnt<=6'd32&&time_cnt>=6'd63);5.写控制reg wrdata;
always@(negedge clk or negedge rst)
if(!rst)
wrdata<=0;
else
wrdata<=time_cnt;6.最后例化一个单口RAM进去
下图是quartus 上的生成RAM的工具.注意下图红圈
然后是综合的结果
ip ram 选项中的 q这个端口的选项没有选。资源没什么变化。
因为选择了Q 就多了一个寄存器要缓一个读时钟。
7.再写个testbenchinitial
begin
clk=0;
rst=0;
#10
rst=1;
end
always
begin
#10000 clk=~clk;
end8.两个仿真图比较。前个图√ 红圈，后面没有√了红圈。
前者勾了红圈，比后者多寄存器，要延迟一个周期左右。
9.最后对没有√红圈的选项，下载到了板子上，使用了signal Tap 采取了信号。
————————————————
版权声明：本文为CSDN博主「sunshinelifes」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/sunshinelifes/article/details/82669564
页:
[1]