BOB_Sun 发表于 2020-6-19 15:19:23

【FAQ】DCC外部时钟输入范围

Q: DCC外部时钟输入范围？

A: 单端的外部时钟接入范围在**** Hidden Message *****。
差分外部时钟，如果做采样时钟，不能超过**** Hidden Message *****，如果接入FPGA做其他时钟信号，范围在1M到所选FPGA本身的 最大限制。
PS：一般建议用户可以直接用FPGA PLL 出来的clock 就可以了，更简单。
页: [1]
查看完整版本: 【FAQ】DCC外部时钟输入范围