myheng 发表于 2016-8-3 10:32:26

新手渣渣 求助 锁相环引脚连接问题

查了好几天了总是说锁相环的参考时钟连接出错

Error: REFCLK port on the PLL is not properly connected on instance sys_ctrl:uut_sys_ctrl|my_pll:my_pll_inst|my_pll_0002:my_pll_inst|altera_pll:altera_pll_i|general.gpll.The reference clock port on the PLL should always be connected.If there is no reference clock, the PLL will not function correctly.


我做的是VGA显示的 需要锁相环输出25MHz


求大神帮忙救救我这个渣渣

https://yunpan.cn/c6SFHcxu6KxDS访问密码 ceb3

BOB_Sun 发表于 2016-8-4 18:13:50

本帖最后由 BOB_Sun 于 2016-8-4 18:14 编辑

您的这段代码里面 clk信号没有声明 或者说您需要把它接在clk_50上面。

myheng 发表于 2016-8-5 09:14:17

BOB_Sun 发表于 2016-8-4 18:13
您的这段代码里面 clk信号没有声明 或者说您需要把它接在clk_50上面。

好的 我试试谢谢 mua

myheng 发表于 2016-8-5 09:14:41

BOB_Sun 发表于 2016-8-4 18:13
您的这段代码里面 clk信号没有声明 或者说您需要把它接在clk_50上面。

好的 我试试谢谢 mua
页: [1]
查看完整版本: 新手渣渣 求助 锁相环引脚连接问题