- 友晶论坛导航(资料、问题解答、课程开设、专题讨论...) (1篇回复)
- 【FAQ】标准的VGA参数表 VGA timing (0篇回复)
- 如何在FPGA中实现三态缓冲器? (0篇回复)
- 初学者,流水灯问题,请教 (0篇回复)
- Verilog访问片外sdram (3篇回复)
- 介绍几本学语言的书 (6篇回复)
- 【SystemVerilog IEEE Std 1800-2007】668页 (6篇回复)
- 【转载】SDRAM控制器软核的Verilog设计 (11篇回复)
- RTL Simulation & Gate level simulation (0篇回复)
- 新手,求解一段verilog代码 (0篇回复)
- 请问高手 Verilog 中引用 VHDL原件? (0篇回复)
- 请问高手 Verilog 中引用 VHDL原件? (0篇回复)
- 《I2C总线接口技术的应用》 (1篇回复)
- SD,初步读写成功!大家分享!!当然了SD模式 (30篇回复)
- 求助,想做一個乘法的component (0篇回复)
- 时序式设计出来的实例 : (DE2 实际看结果) (2篇回复)
- 求助Modelsim仿真问题 (9篇回复)
- 大道至简1:verilog实现i2c协议 (6篇回复)
- 请问:怎么对SD卡IP核进行时序仿真 (1篇回复)
- DE系列的sdram verilog代码Q&A (0篇回复)
- VHDL 描述的自较验测试的简单例子 (1篇回复)